DIALOG(R)File 347:JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

02090267 \*\*Image available\*\* FORMATION OF DIODE

PUB. NO.:

**62-007167** [JP 62007167 A]

PUBLISHED:

January 14, 1987 (19870114)

INVENTOR(s): HAYASHI HISAO

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

60-146081 [JP 85146081]

FILED:

July 03, 1985 (19850703)

INTL CLASS:

[4] H01L-029/91

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R129 (ELECTRONIC MATERIALS -- Super High Density Integrated

Circuits, LSI & GS

JOURNAL:

Section: E, Section No. 513, Vol. 11, No. 174, Pg. 1, June

04, 1987 (19870604)

### ABSTRACT

PURPOSE: To obtain a diode which is strong against an electrostatic damage and is effectively operated by forming a hole for leading source and drain electrodes and simultaneously forming a hole at an insulating layer on the gate electrode of the diode, and further removing the gate electrode.

CONSTITUTION: A thin silicon film is coated on a silicon oxide substrate 1, and N-type high density impurity regions 2, 3, 12, 13 are formed. A region therebetween becomes I-type regions 4, 14, and gate electrodes 6, 16 coated with polysilicon similarly patterned are coated further thereon. A PSG is, example, coated entirely as a protective insulating film 7, and a part is opened to lead electrodes to form holes 9, 10, 19, 20. A hole 8 is formed to expose the electrode 6, an aluminum layer 21 is coated on the entire surface, pattern- etched to form aluminum electrodes 22-25, wired as prescribed, and the electrode 6 on the diode is removed. When the diode is formed and used as a protective diode, a gate electrode is not provided. Thus, the dielectric breakdown is not caused because of the charging even on the insulation substrate.

DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

007052553

WPI Acc No: 87-052550/198708

Protective diode in integrated circuit - produced by depositing

semiconductor layer on substrate, and forming FET and diode in layer

NoAbstract Dwg 4/5

Patent Assignee: SONY CORP (SONY )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week

JP 62007167 A 19870114 JP 85146081 A 19850703 198708 B

Priority Applications (No Type Date): JP 85146081 A 19850703

Title Terms: PROTECT; DIODE; INTEGRATE; CIRCUIT; PRODUCE; DEPOSIT;

SEMICONDUCTOR; LAYER; SUBSTRATE; FORMING; FET; DIODE; LAYER;

**NOABSTRACT** 

Derwent Class: U12; U13

International Patent Class (Additional): H01L-029/91

File Segment: EPI



### ゆ日本国特許庁(JP)

**卯特許出頭公開** 

# @公開特許公報(A)

昭62-7167

@Int\_Cl.\*

激別記号

庁内整理番号

母公開 昭和62年(1987)1月14日

H 01 L 29/91

7638-5F

審査請求 未請求 発明の数 1 (全6頁)

**公発明の名称** ダイオードの形成方法

到特 顋 昭60-146081

❷出 頁 昭60(1985)7月3日

母発 明 者 林 久 雄 東京都品川区北品川6丁目7番35号 ソニー株式会社内

の出 照 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

30代理人 弁理士 小池 晃 外1名

#### 牙 福 書

#### 1. 発明の名称

ダイオードの形成方法

#### 2. 特許請求の範囲

遠縁基板上の半導体層に形成した電界効果トランジスタと同時にダイオードを形成する方法において、

上記電界効果トランジスタのソース・ドレイン 電極を形成した後、該電極の電極取り出し部の地 経層に関ロ部を設けると共に上記ダイオードのゲ ート電極上の上記地縁層にも関ロ部を設け、上記 関口部に掲出したダイオードのゲート電極を除去 することを特徴とするダイオードの形成方法。

## 3. 発明の詳細な説明

(度集上の利用分野)

本発明は逸縁基版上に形成する無種回路の保護 ダイオードの形成方法に関するものである。

## (発明の概要)

この発明は、逸縁基板上に形成する集積回路の 保護ダイオードの形成方法において、

ソース・ドレイン電極取り出しのための閉口部 の形成と関時にダイオードのゲート電極上の逸縁 層にも閉口部を形成し、更に接ゲート電極を除去 することにより、

静電波域に強く、かつ確実な動作を行うダイオードを、プロセス上特に工程数を増加させることもなく形成するものである。

### 〔従来の技術〕

地経基板上に集積回路を形成する半導体装置においては、定格外の誤った使用や大きな外部強管により、当該集積回路のTFT(課題トランジスタ)等のデバイスの劣化や破壊等が生ずることがある。このようなデバイスの劣化や破壊等を防止するため、無積回路には保護回路が設けられ、例えば、第3回に示すような保護ダイオードを用い

# 特開昭62-7167(2)

た保護回路が知られている。

第3回に示す保護ダイオードは、同一の連絡者 破上に同一のプロセスを選て形成されるTPTと 同様に形成され、ゲート 5 1 とドレイン 5 2 を接 減した構造のダイオードになっている。そして、 例えばパッド電極等と接続する回路の人力部 5 3 に接続し、過電圧等に深して回路を保護している。 このような保護ダイオードの一列を第4回の断 面回を用いて説明する。

選議基板として酸化シリコン基板 6 1 上のほか 層にソース、ドレイン、チャンネルに認当する各 環域 6 3、 6 2、 6 4 が形成され、更に、被覆 6 6 が被看形成されている。上記各領域 6 3、 6 2 を が被看形成されている。上記各領域 6 3、 6 2 は上記ゲート電腦 6 6 によるセルフ でラインでN型の不被物が認及とれて活性化いい でラインでN型の不被物が認及とれて活性化いい と は 6 4 は 1 領域 (実性半率は域 1 あ 6 9 や と記がである。上記被覆絶縁度 6 9 や と記が一ト組織度 6 5 は酸化シリコン等

る。そして、上記領域83、82にはコンタクトホールを介してA8電価86、87がそれぞれ取り付けられている。この第5回に示す保護ダイオードはゲート電価が存在しない構造となっており、上記従来の一例と同様に過電圧等に限して回路を保護することになる。

# (発明が解決しようとする問題点)

第4回及び第5回に示したような構造の保護ダイオードは、次に述べるような問題点を有している。

先ず、第4回に示す構造の保護ダイオードは、 静電破壊に対して軽い構造であるといった欠点が ある。即ち、所謂SOI(シリコン・オン・イン シュレーター) LSIとしての复種回路は近 佐仮上に形成されているが、回路の人力部別えば パッド電極等に静電荷が帯電することがあり、回 路が迅速器低上に形成されているため帯電 電板 原がリークセザ、当該保護ダイオードを静電場 して、人力部がゲート電価66を介して直接アー れており、上記ゲートは極 6 6 は、不純物を導入して活性化した多結晶シリコンで形成されている。そして、上記領域 6 3 、 6 2 にはそれぞれコンタクトホールを介して A 4 電極 6 7 、 6 8 が取り付けられ、接 A 4 電極 6 7 は集積回路の入力部等に接続し、接 A 4 電極 6 8 は上記多結晶シリコンで形成されたゲートは極 5 6 と共にアースに接続している。

このような構造の保護ダイオードは、連縁基板上に集積回路を構成するTFTのプロセスを変更することなく同様に形成され、過程圧等に残して回路を保護している。

また、他の従来の保護ダイオードとしては、第 5 図に示す構造の保護ダイオードもあり、同様に 連縁基版として酸化シリコン基板 8 1 上の課い履 にソース、ドレイン、テャンネルに該当する領 域 8 3 、 8 2 、 8 4 が形成され、更に、被復 額 8 8 、逆縁膜 8 5 が被者形成されている。上記 領域 8 3 、 8 2 には N 型の不純物が導入され、上記領域 8 4 は P 型の領域或いは 1 領域となってい

スに接続する成れがある。

このような保護ダイオードの非常破場を防止するために、アースとゲート電優66を接続せずに使用する場合は、当該ゲート電優66がフローティングゲートとして作用し、電荷が蓄積されてON状態となることが有り、メモリーのように動作して保理ダイオードとしての機能が得られなくなる場合がある。

一方、第 5 図に示すようなゲート電極を設けない情違の保理ダイオードは、上記部電機等の問題は生じない。しかしながら、ゲート管便性を設けない保護ダイオードは、プロセス上の管便性を大力に保護ダイオードは、連絡基板としたように保護ダイオードは、連絡基板としたように保護ダイオードは、連絡を対したので形成するで、ドレイン領域はセルファインで形成される。しかしゲート電極を対し、アラインで形成することができないためでは、アラインで形成することができないた必要とされ、マスク合わせや不識物理

特開昭62~7167(3)

入事の工程が付加されて製造上の工程数が増加することになる。

そこで、本発明は上述の問題点に関う、静電破 選等の問題もなく確実に動作するダイオードを、 特に工程数を増加させることもなく製造すること の可能なダイオードの形成方法を提供することを 目的とする。

### (問題点を解決するための手段)

総経基板上の半導体層に形成した電界効果トランジスタと同時にダイオードを形成する方法において、

上記電界効果トランジスタのソース・ドレイン 電極を形成した後、旋電極の電極取り出し部の地 緑層に閉口部を設けると共に上記ダイオードのゲート電極上の上記地線層にも関口部を設け、上記 関口部に露出したダイオードのゲート電極を除去 することを特徴とするダイオードの形成方法によ り上述の問題点を解決する。

エッチングを用いて、諸出しているポリシリコンの材料で形成されたゲート電極を設去するため、 特に製造工程が増加することはない。

#### (実施例)

本発明の好遇な実施例を図面を参照しながら説 明さる。

本発明の実施例のダイオードの形成方法は、途 緑巻板上に電界効果トランジスタと共に形成され、 保護ダイオードとして有用なダイオードを形成す るものである。

この実施例のディオードの形成方法を工程に従って説明する。先ず、第1回に示すように通過器 仮として酸化シリコン基版1上に環膜のシリコン が被者形成され、このほいシリコン層には、それ ぞれセルファラインで形成されるN型の高速度不 能物領域2、3、12、13が形成されている。 上記N型の高速度不純物領域2、3の間の領域は 1 領域(其性半導体領域)4 となっており、これ ら領域2、3、4 は関後ディオードとして機能す

#### (作用)

ダイオードは、電井沿黒トランジスタと同時に 形成され、製造の途中までは、ゲート電極を開機 に設けている。従って、ソース、ドレイン領域に 調当する領域を形成する場合には、上記世界効果 トランジスタと周様にセルフアラインで形成する ことができる。そして、非常破壊等を防止して誰 異な動作を行わせるためゲート電圧を後で除去す ることとしているが、このゲート電極の除去にお いては、上記電界効果トランジスタのソース・ド レイン電極取り出し部の閉口と共にゲート電極上 の追踪膜を除去して閉口するため、ゲート電话除 去のための個別のフォトレジストの塗布やマスク 等は不要であり、また、破去に際して、退常のエ ッチングの工程をそのまま応用することにより、 ゲート電圧を除去することができる。すなわち、 通常Siを含有するAI電猫をパターンエッチン グする場合には、CF』等のプラズマエッチング も同時に使用されるが、このCFA等のプラズマ

る。また、上記N型の高速度不築物領域12、13の間の領域も、「領域であるチャンネル領域14となっており、これら各領域12、13、14は環後電界効果トランスタとして機能する。商、「領域4、チャンネル領域14はP型の不純物領域でもよい。これら各領域を有する海のシリコンをはでもよい。パターン化されたゲート地種限5、「ラが決ちになった。」のでは、パターン化されたポリシリコンを被着してなるゲート電価6、16が被着形成されている。

上記ゲート電路 6、18 モマスクとしてセルフアラインで上記高速度不純物領域 2、3、12、13 を形成後、全面には例えば PSG (リン・シリケートガラス) が保護追議膜 7 として被考される。この全面に被考された保護追議膜 7 は、電極取り出しのために一部が閉口される。第1回 aに示すように上記 N型の高速度不純物領域 2、3、12、13の電極取り出し部には、保護追議層 7の一部を開口した関口部(コンタクトホール) 9、10、19、20がそれぞれ設けられる。そして、

# 特開昭62-7167(4)

この電圧取り出しのための閉口と共に、環後ディオードを形成する側のゲート電極6の上部も閉口され、このようにゲート電極6上の保護追縫膜7を閉口して閉口部8を設けることにより、当論ポリンリコンで形成されたゲート電極6は辞出することになる。

製造の途中までは、ダイオードにゲート登伍6を 電界効果トランジスタと開機に及けている。従っ て、ソース、ドレイン領域に該当する領域 2 、 3 を上記電界効果トランジスタと同様にセルフアラ インで形成することができ、工程の箇略化を果た すことができる。そして、静電玻璃やフローティ ングな状態等を防止して確実な動作を行わせるた めゲートで揺らを散去しているが、上記電界効果 トランジスタのソース・ドレイン領域12、13 上の朝日郎19、20と同時にゲート電極6上の 保護逸縁震!を除去して関ロ部8を形成するため、 ゲート電価6の除去のためのフォトレジストの堕 市やマスク等は不要である。また、上記SIを含 有するAI眉21をパターンエッチングするとき に使用するCF4 等のアラズマエッテングを用い て、AIF21のパターンエッチングと同時に発 出しているポリシリコンの材料で形成されたゲー ト電価 6 を除去するため、特に製造工程が増加す ることはない。

このようなダイオードの形成方法は、第2図に

以上の工程を提て世界効果トランジスタととも にダイオードは形成され、保理ダイオードとして 用いた場合には、ゲート電極を有しないため絶縁 若仮上でも審電して逸縁玻璃等が生することもな く、また、メモリーとして動作するようなことは ない。

このように本実施例のダイオード形成方法は、

示す応用例のように実施することもできる。

上近した例と同様に、絶縁基礎31上に違いシ リコ、ン層を形成し、ほシリコン層には、N型の高 渥皮不純物領域32、33がゲート追縁腺37を 介してポリシリコンにより形成されるゲード電極 をマスクとしてセルフアラインで形成される。こ れら薄いシリコン層、ゲート絶経膜37及びゲー ト電極は、例えばPSGからなる保護絶縁膜 4.5 に被覆され、終保建地経験45には電極取り出し のため閉口値も1、42が設けられると同時にゲ ート電極上に閉口部40が閉口される。続いて、 1%程度のSIを含むA4層が被着され、パター ンエッチングされてA4電径43、44が形成さ れる。このパターンエッチングの限には上述した ように、CP』 等によるプラズマエッチングのた め同時にゲート電極も除去されることになる。そ して、本応用例においては、ゲート電腦が除去さ れたところではゲート電極の残骸18、39をマ スクとしてP型の不純物をイオン注入し、上記簿 いシリコン層にP型の活性領域36を形成する。

特爾昭 62-7167 (5)

すなわち、ほいシリコン層の部分が、N型不純物質域3 2、「環域3 5、P型不純物質域3 6、 1 領域3 4、N型不純物領域3 3 と並ぶように分割され、しかも、P型不純物領域3 6 の形成には、 上記ゲート電価の残部3 8、3 9 をマスクとする セルフアラインで形成することができる。

この応用例の場合には、P型不減物領域3.6か セルフアラインで形成されることにより、保護ダイオードの減妙な計圧の制御が可能であり、また、 工程上も特にファトマスク等を必要とせず、分割 化することができる。

尚、上述した実施例、応用例においては、ソース、ドレインに協当する領域にN型の不認物を受って認動を表したがP型の不認物領域とすることもできる。 また、!領域はソース、ドレインに協当する領域 に導入される不認物と反対導電型の不認物において思惑してもよい。また、応用例において悪部で で形成してもよい。また、応用例において悪部で マスクとして形成する不認物領域は、一導電型に 限定されない。また、Aを層を1 知程度のSiを 会育する人を1 としているが、含有率には限

応用例を示す極端前面図であり、第3図は保証ダイオードの回路図であり、第4図及び第5図は従来のダイオードの復鳴前面図である。

1・・・酸化シリコン基礎

2、3・・・高温度不能物質域 (ダイオード側) 12、13・・・高温度不能物質域 (電界効果トランジスタ側)

6・・・ゲート電視

7・・・保護協議課

8・・・閉口部(ゲート電極上)

9、10、19、20・・・周日等


2 1 · · · A 4 届

定されない。

### (発明の効果)

### 4. 図面の簡単な説明

第1回a~第1回cは本発明に係るダイオードの形成方法の一実施例を示す機略断面図であり、第2回は本発明に係るダイオードの形成方法の一



-317-

# 特開昭62-7167 (6)

